3次元半導体について業界の動き

3次元半導体についての業界の動きが特に昨年後半以降いっそうの活況を呈している、ということを冒頭に述べたが、以下に、2010年から現在までの注目した動きのなかで主要な内容を示す。次のように分類して、時間順序にまとめ、※印以下にコメントを付している。

　□プラットフォーム構築
　□現状の見方・今後の展望
　□連携・コンソーシアム
　□標準化

1.プラットフォーム構築

■2010年

※各国・地域で3D半導体技術対応の備えが始まっている。

○　CEA-Leti opens 300-mm wafer line for 3-D Integration（7月13日付け EE Times）

　→フランスのCEA-Letiリサーチセンターが、3-D integrationに特化した300-mmウエハ用完全fab拡張を発表、装置購入&据え付けが進んでおり、今年中続けて2011年1月予定の発足に備える。

○　Sematech completes 3-D chip pilot line（8月30日付け EE Times）

　→真の3D半導体を可能にする1ステップ、Sematechが、300-mm、3D IC試作ライン（NewYork州College of Nanoscale Science and Engineering（CNSE）のAlbany NanoTech Complex）の完成を発表、through-silicon via(TSV)技術に基づく3D半導体拡大に備える。

■2011年

※我が国でも業界待望の『三次元半導体研究センター』（福岡県糸島市）がオープンした。米国Xilinx社からは、世界最大容量及び最高性能のFPGAが3次元半導体技術を駆使して披露され、具体的な実機デモも行われ、業界活況の口火を切る形になっている。

○　福岡、三次元半導体の開発拠点…『三次元半導体研究センター』（4月18日付け 日経産業新聞）

　→　福岡県は建設を進めていた先端半導体の開発拠点が完成した。企業や大学に開放し、半導体チップを重ねて実装する3次元半導体の試作や半導体を活用した通信技術など社会インフラの研究に活用してもらう。福岡市内にあるシステムLSIの設計拠点を含む先端半導体の開発から製品化まで可能な環境を売りに企業の誘致を目指す。同県糸島市に完成したのは「三次元半導体研究センター」と「社会システム実証センター」。建屋と設備を合わせた総投資額は約43億円。三次元半導体研究センターはクリーンルームなどを備え、三次元半導体の試作を手掛ける施設。研究機器や設備には科学技術振興機構（JST）が20億円を投じた。

○　Xilinx tips world’s highest capacity FPGA（10月25日付け EE Times）

→Xilinxが、同社Virtex-7 2000T Field Programmable Gate Array（FPGA）を初出荷、現時点世界最高容量のprogrammableロジックデバイス、68億個のトランジスタを含み、2Mロジックセル、すなわち20M ASICゲート相当がユーザに得られる。

■2012年

※TSV半導体生産に向けた具体的な取り組みが、TSMC、GLOBALFOUNDRIESはじめファウンドリーメーカーから発表されている。急速に伸びる先端プロセスを用いるモバイル機器用プロセッサ生産と足並みを揃えるタイミングとなっている。具体的なビジネス対応の色合いがぐっと増してきている。

○　Xilinx ships the world’s first heterogeneous 3D FPGA （5月30日付け EE Times）

→Xilinx社の製品化の流れ、次の通り：

　　Monolithic Device: VIRTEX-7
　　　↓
　　First 3D FPGA: Virtex-7 2000T（※注1）
　　　↓
　　First Heterogeneous 3D FPGA: Virtex-7 H580T（※注2）

　（※注1）世界最高capacity、トランジスタ6.8B個、Stacked Silicon Interconnect技術(through-silicon vias[TSVs]接続の“silicon interposer”)、同じパッケージに4つのFPGA die、homogeneous…4つのFPGA dieが同一
　（※注2）heterogeneous…同じパッケージに2つのFPGA die及び1つの8-channel 28Gbps transceiver die、Stacked Silicon Interconnect技術による業界最高バンド幅FPGAs

○　TSMC Builds Up 3D IC Assembling Capability to Vie for Lucrative Business（8月14日付け Taiwan Economic News）

　→TSMCが、実装＆テスト部門の人材を精力的に強化、400人以上のspecialistsチームで利益の出る3-dimention IC実装＆テスト分野に挑む計画の一環。半導体の実装＆テストcapability不足から、Apple A3プロセッサ製造の機会を失ってSamsungに渡った経緯があるとのこと。この拡張はまた、Xilinx社、Advanced Micro Devices（AMD）社、Nvidia社、Qualcomm社、Texas Instruments（TI）社、Marvell Technology Group及びAltera社など、TSMC顧客での2.5D ICsの力強い開発にも関係している旨。

○　Sony plans shipments of “stacked” CMOS image sensors for phones（8月20日付け Bloomberg Businessweek）

→ソニーが10月に、小型、高エネルギー効率のスマホ・カメラ用CMOSイメージセンサモジュールのvolume出荷を開始、画素の横に半導体回路を置くかわりに、画素の下にstack、寸法小型化を図っている。

2.現状の見方・今後の展望

■2010年

　3D半導体技術が盛りを迎えるのはまだ先という論調である。

○　TSV chips: Not ready for prime time （6月10日付け EE Times)

　→　2010 IEEE International Interconnect Technology Conference – IITC（6月7～9日：San Francisco）にて、through-silicon-vias（TSVs）ベースの3D半導体について、エキスパート数人が同じ結論に。It’s not ready for prime time、High-volume TSVは依然まだ数年かかるとの見方。

■2012年

　今年半ばに目にしているが、パソコン百科事典のWikipediaに“Three-dimensional integrated circuit”が掲載されている（次を参照：http://en.wikipedia.org/wiki/Three-dimensional_integrated_circuit） v　3次元半導体がますます市民権を得ている証となるが、今後の展開を巡って以下の通り活発な議論が行われている。本格的な3D、すなわち3次元化に入る前に2.5D、すなわちSiインタポーザが具体的なビジネス展開を切り拓いていくという見方が大勢となっている。

○　Wanted：3D IC standards within six months（1月31日付け EE Times）

　→　Qualcommの先端技術工学director、Riko Radojcic氏、パネル討議での講演。3D半導体stacksの標準は、2013年に展開する半導体に先行するよう、6ヶ月以内に適切にする必要の旨。良い方向としては、Jedecがモバイルアプリ・プロセッサの鍵と目されるWide I/Oメモリの初期標準を1月始めにリリース、悪い方向としては、サーバ及びネットワーキング用途に必要となる。高速Jedecメモリなどいくつかの標準化活動が2013年にずれ込みそうなこと。

○　2D vs. 2.5D vs. 3D ICs 101（4月8日付け EE Times）

→　設計論説記事。…ここのところ2.5D及び3D ICsについての記事がインターネットでたくさん目に入ってくる。最近の1つの大変良い例として、XilinxのMike Santarini氏による“2.5D ICs are more than a stepping stone to 3D ICs”がある。一方、タイトルに“3D ICs”とある記事が他にたくさんあるが、実際見てみると2.5D ICsを言っていることが分かる。…（注）表題の101→米国：初心者相手の入門書とか紹介資料の表現

○　Panel: Let’s Rally Around 3D Chip Standards「stacked 3DICsが実用になる前に、2.5Dがしばらくはplaceholderとして進んでいく」（4月16日付け SemiMD.com）

　→　Mentor Graphics User Group Meeting

（Santa Clara, Calif.）でのパネリスト講演。半導体業界は、2.5D及び3D半導体に向けたスタンダードの開発＆インプリにもっと積極的な役割を行わなければならない。「stacked 3DICsが実用になる前に、2.5Dがしばらくはplaceholderとして進んでいく」（MentorのCalibreマーケティングエンジニア、Matthew Hogan氏）

○　ECTC: Focus on 3D integration and TSVs（6月1日付け　ELECTROIQ）

→　今年のElectronic Components and Technology Conference（ECTC）（第62回：5月29日～6月1日：Sheraton San Diego Hotel and Marina, San Diego, CA）の重点テーマは、3D integration及びthrough silicon vias（TSVs）。「ここ数年の最も大きな流れは3DおよびTSVであり、今後とも続いていく。業界は、3D toolsがすべて揃うまでは3Dを行ないやすい方法として2.5D、すなわちインタポーザが現れることを本当に望んでいる。闘いはインタポーザにかかるコストがどうなっていくかにある。」(ECTC conference chairを務めるDavid McCann氏)

○　Xilinx CTO: Focus on what matters to customers（7月12日付け EE Times）

→　Semicon West tradeshow（SAN FRANCISCO）にて、Xilinx社のsenior vice president and chief technology officer（CTO）、Ivo Bolsens氏。半導体チップ上のトランジスタ数が18ヶ月ごとに倍増というMoore’s Lawの価値は、単にコスト削減にあるのではなく、半導体メーカーが顧客に向けて作り出せる付加価値がもっと重要となる。もっと効率的なアーキテクチャ、3-D integrationおよびprogrammabilityなどを通して価値を加えることが半導体メーカーが進めるやり方であり、scaling技術の継続が肝要と主張しながらも、半導体メーカーが新技術でもたらせる価値の方がより重要である。

○　3D IC commercialization to take place in 2015-16, says ASE（9月6日付け DIGITIMES）

　→　Advanced Semiconductor Engineering(ASE）のgeneral manager and chief of R＆D、Tong Ho-ming氏。3D TSV stacking IC技術及び製品の採用及び商用化は2015～16年の時間軸になりそうな情勢、2.5D TSV半導体については広く末端製品で見えてくるのが2014～15年と見る。

○　Silicon and glass interposers are among the top five key elements of the semiconductor roadmap for the decade（9月17日付け Yole Développement）

　→　2.5Dインターポーザ基板が作り出すビジネス、2017年に$1.6B規模。

 

• 1
• 2
• 3
• 4
• 5