⑤検査ファーストを支える設計ルール

5.1 JTAGチェーンの設計指針

検査ファーストの出発点は、バウンダリスキャンチェーンをどのように構成するかの判断である。

実装規模が大きくなるとJTAG対応デバイスは10個を超えることもあり、チェーンの切り分け方が検査時間と故障診断の精度に直結する。設計段階で以下の指針を順守することが望ましい。

 

・指針① 電源ドメインごとにチェーンを分割

部分電源遮断時やスリープモードでも検査を継続できるよう、電源ドメインを跨ぐチェーン構成は避ける。

 

・指針② デバイスごとにチェーンを分割

故障解析時に故障デバイスをチェーンから除外できるようにTDI、TDOの回路を工夫する。

 

・指針③ TCK信号品質の設計

TCK配線にはスタブを作らず、終端処理とインピーダンス整合を設計指針に組み込む。

 

5.2 BSDLファイルと部品選定

JTAGテストの運用を行う上で避けては通れないのが、BSDL（Boundary Scan Description Language）ファイルの整備である。BSDLはデバイスのピン構成、バウンダリスキャンセル配置、命令セットを記述したテキストファイルで、半導体ベンダから提供される。

検査ファーストを掲げる以上、部品選定の段階でBSDLの入手可否と記述品質を確認することが必須である。旧世代ASICや一部のメーカー品では、BSDLが提供されない、あるいはピン属性の記述に誤りが残っているケースがあり、いざ検査プログラムを生成しようとした段階で手戻りが発生しやすい。

設計部門が部品ライブラリを更新する際に「BSDL入手済み」「JTAG実機検証済み」のフラグを付与し、購買部門と共有することで、プロジェクト横断で属人化を防げる。

 

5.3 JTAGポートとコンタクト方法の設計

JTAGテストを実行するには、実装基板のJTAGポートにコンタクトする必要がある。コネクタを搭載する場合は、JTAGコントローラとケーブルで接続するだけで試作段階から手軽にテストを開始できる。

量産工程では、マイコンの書き込みJTAGポート、あるいはFPGA書き込み用のJTAGコネクタから5本のピンをピン治具で接触させる方式が広く用いられている（図6）。

 

部品内蔵基板のベアボード検査では、内蔵ICが動作するための最小限の電源・リセット・クロックをピン治具から供給し、バウンダリスキャンIOモジュールを搭載してデジタル回路の広範囲を検査する。

最終実装後の段階では、外部部品が既に実装されているため、検査治具は非常にシンプルな構成で済む。検査ファーストでは、これらのコンタクト方法を設計初期に決め、基板外形・コネクタ配置・回路構成に反映させる。

 

5.4 テストパッドの最適化

JTAGでアクセスできる信号が増えたとしても、電源・アナログ回路や受動部品の定数検査には物理的なアクセスをするためのテストパッドが依然として必要である。

検査ファーストでは、設計者・生産技術・検査エンジニアが「どのネットを、どの手段で、どの工程で検査するか」を初期段階で検討する。結果として、テストパッドはデジタル回路の大部分を削減できるようになる。

過剰なパッドを削ることで、部品配置の自由度と信号品質、EMC性能が同時に向上する。

残すテストパッドは、パッド径と隣接間距離を使用予定のフィクスチャの仕様に合わせ、ノイズ源から離した位置に配置する。

また、治具式ICTとフライングプローブテスタの双方で利用可能になるように設計する。

 

5.5 DFTチェックリストを設計レビューに組み込む

検査ファーストはDFTそのものと言ってよい。これまで半導体IPの世界で語られてきたDFTを、実装基板の領域に拡張し、組織的に運用する体系として整備する必要がある。

具体的には、表3のようなチェックリストを設計レビューの必須項目とする。

 

これらの項目を設計レビューの通過条件とし、1つでも未達のままでは後工程に進ませない運用を徹底することで、検査ファーストの思想が設計プロセスに定着する。筆者の経験では、全項目を満たした機種はほぼ例外なくデジタルネットのテストカバレッジが90％超に到達し、試作の初期流動で発見される実装起因の不具合が半減以上に抑制される。

• 1
• 2
• 3
• 4