Universal Chiplet Interconnect Express（UCI-Express）コンソーシアムへの参加が続いている。

 

・MARVELL THROWS HAT INTO INTEL’S UNIVERSAL CHIPLET INTERCONNECT RING

（6月13日付け The Next Platform）

  →Marvell Technologyが、chipletアーキテクチャのオープンinterconnect標準に向けて取り組んでいる新興途上のUniversal Chiplet Interconnect Express（UCI-Express）コンソーシアムに参加する最新の半導体メーカーである。同社は、AMD、Arm、Qualcomm、およびIntelなど、該プロジェクトを全力で支援する該技術分野のいくつかのヘビーヒッターに加わっている。

 

プロセス技術鈍化のなか、GPUチップレット元年として、期待をかけるAMDからのコメントである。

 

◎Into the GPU Chiplet Era: An Interview With AMD’s Sam Naffziger Q&A with AMD’s Sam Naffziger: GPU chiplet era begins A look into the future RDNA 3 architecture

（6月23日付け Tom’s Hardware）

→Advanced Micro DevicesのSenior Vice President, Corporate Fellow, and Product Technology Architect、Sam Naffziger氏が、このインタビューで同社がgraphics processing unit（GPU）  chiplets受け入れについて論じている。

「これを推進しているのは、実際には物理学の基礎」とNaffziger氏。「ゲームとコンピューティングのパフォーマンスに対する需要は、どちらかといえば加速しているだけでなく、同時に、基盤となるプロセステクノロジーそしてその改善率はかなり劇的に減速している」。

 

熱への対策が大きな課題のhigh-performance computing（HPC）応用では、チップレットはさらに問題を大きくするとの見方である。

 

・As HPC Chip Sizes Grow, So Does the Need For  1kW+ Chip Cooling HPC chips need more cooling options as sizes grow

（6月27日付け AnandTech）

→high-performance computing（HPC）アプリケーション用のデバイスはサイズが大きくなり、半導体の熱を減らすための液体冷却などの手段の必要性が強調されている。チップレット技術の追加は熱の問題を悪化させるとの見方。

 

UCIeプロトコルのサポートも含まれるSynopsysのシステムである。

 

・Synopsys unveils unified emulation and prototyping system Synopsys debuts emulation/prototyping system for ICs 

（9月26日付け New Electronics）

→SynopsysのZeBu EP1システムは、microchip開発においてエミュレーションとプロトタイピング技術の両方を提供するといわれている。同社によると、ZeBu EP1はPCI Express 5.0/6.0、USB 4、HBM3およびUniversal Chiplet Interconnect Expressプロトコルをサポートしている。

 

インテルが、チップレットに向けた工場の立地をイタリアに選んでいる。

 

・Intel picks Italian site for chiplet plant

（9月26日付け EE News Europe）

→報道によると、Intelは4.5 billionユーロのチップレット組立工場に向けて、イタリア北部のVerona近くの場所を選択した。ローマ政府は、公的資金と人件費とエネルギー コストに関する特別条件を通じて、最大40%の支援を提供する予定。この組立工場の稼働は、2025年から2027年の間のある時点で開始される予定。

 

Moore’s Lawをさらに先に伸ばしていくうえでのチップレットへの可能性に対する思いである。

 

・Moving from SoCs to Chiplets could help extend  Moore’s Law 

（9月26日付け EE Times）

  →Moore’s Lawが再び限界に達しつつあるため、いくつかの技術、特にチップレットが、それをさらに何年も延長するための鍵となる可能性がある。

チップレットとは、複数の小さなダイから構築された大きなチップを構成する独立した構成要素を指す。最先端のプロセス ノードでの製造コストの増加は、SoC統合のトレンドに逆行をもたらしている。コンポーネントをより小さな「チップレット」に分割して、各ウエハの歩留まりを向上させることが今ではより有利になりつつある。

 

インテル、SamsungおよびTSMCという現下のトップ3がチップレットについて技術連携することが、改めて確認されている。

 

・Samsung, Intel, TSMC confirm alliance in next gen “chiplet” technology Samsung allies with Intel, TSMC for chiplet technology 

（9月28日付け Pulse by Maeil Business Newspaper （South Korea））

→Intel、Samsung ElectronicsおよびTaiwan Semiconductor Manufacturing Co.（TSMC）が、チップレット技術の開発で協力することを確認した。この共同の取り組みでは、Universal Chiplet Interconnect Express規格を利用している。

 

SoCのコストパフォーマンスを実効的に高めるチップレットへの評価である。

 

・Building a Dense 3D-IC System: Power Challenges

（8月28日付け 3D InCites）

→最近、ムーアの法則がまだ有効かどうかについて非常に健全な議論が行われている。 議論は双方から飛び交うが、誰もが同意することが 1 つある。チップレットは、コストを削減しながら、SoC の機能を常に向上させる必要性に対するソリューションである。

• 1
• 2
• 3
• 4