③エレキとメカの協調設計とEMC問題

通常の設計プロセスは、意匠による構造制約の中でエレキ設計者とメカ設計者が構造仕様に基づいて設計を進め、設計完了した段階で設計データを組み合せ、物理的な位置関係や干渉チェックなどを行ったあと、問題がなければ実機を試作・製作していく流れとなる。その中で、エレキ・メカの設計者間の会話やコミュニケーション不足があると、勘違いや双方の齟齬が生じ、設計手戻りが多くなりやすい。これを改善するための手法として「エレメカ協調設計」がある。図4は基板CADでエレメカ協調設計を実現した例である。エレキ、メカの設計データをCAD上で3D空間上に組み合せることで初期段階から筐体形状や基板の位置関係を確認しながら主要部品の配置などの設計がスムーズにできる。

 

一方、EMC試験はもともと製品全体を対象とする。試作品が完成した後に試験を行い、不合格になると対策を行う流れとなる。この段階のEMC対策でよく起こる問題は、要因がエレキ側なのかメカ側なのか、どちらが主に影響しているのか切り分けできないというケースだ。こうなると原因確認とノイズ低減のための対策作業で多くの時間を費やしてしまう。このような問題を発生させないためには、上述した「エレメカ協調設計」の中でEMC検討もできれば、エレキ要因によるノイズ課題をメカ構造も含め、早い段階から最適化できるということになる。

エレメカ協調設計のなかに、エレキとメカを融合したEMC設計検証ツール『3D EMC Adviser』を組み込んだ設計プロセスの違いを図5に示した。『3D EMC Adviser』を利用すれば、設計の初期段階でメカ構造を含めたノイズ要因をスクリーニングすることができ、後工程で発覚する問題を未然に防止することができる。つまり試作後のノイズ対策工数を削減、設計品質向上が期待できる。

 

④エレキとメカを融合したEMC設計検証

『3D EMC Adviser』は、検図担当者のスキルに依存した、ばらつきや抜け漏れが防止できるよう、メカ構造や基板上の部品、信号の位置関係を自動チェックできる機能とした。ここから、『3D EMC Adviser』に搭載しているEMCルールのチェック仕様概要を説明する。

 

＜基板シールディング＞

製品構造内の基板上にあるノイズ源（電子部品や配線パターン）が適切にシールドされているかチェックする。本ルールは基板上のGNDガードのようなシールドパターンだけでなく、構造全体の金属の遮蔽状態を検証できる。

エレメカ協調設計データの金属カバーの表示を切り替えた状態を図6に示した。遮蔽の良し悪しを示すエラー図形は、ノイズが漏洩した個所を紫色、遮蔽した個所を水色として表示する。この例では金属カバーの遮蔽不足をユーザが確認できるため、ノイズ漏洩要因となる電子部品の再配置検討やメカシールドの改善検討などに利用できる。

 

＜イントラノイズ干渉＞

製品構造内の基板上にあるノイズ源（部品や配線）がノイズに弱い回路（部品や配線）に近接することによって、干渉の危険性がないかチェックする。

エレメカ協調設計データの内部構造を覗き込んだ状態を図7に示した。

 

このデータは、基板2枚（上基板と下基板）で構成されている。干渉エラーは、上基板のモータ駆動ICのノイズが下基板のRF系の部品に対して3D空間で危険領域（球体エリア）に干渉したため機器内妨害のエラーとみなされた。本稿ではモノクロのため分かりづらいが、対象個所を警告「赤」、注意「黄」、合格「緑」のように危険度合を色分けして強調表示している。このように3D空間で干渉の位置関係を確認できることから、干渉改善のための電子部品の再配置やメカシールドの追加検討、基板位置などの検討に利用できる。

今後、新ルールの追加・拡張を計画している。たとえば「安定GND接続」ルールは、EMC対策でよくいわれる“メカ筐体にノイズを逃がす”という対策手法をチェックする機能に該当する。また、イミュニティ試験を意識したルールなども開発検討項目となっている。上述した検証機能群は、電磁界解析・シミュレーションにより電気的数値によるノイズの再現を目的とした機能ではなく、設計中にノイズ要因となりそうな個所を高速にスクリーニングし、見つかった課題を設計の中でスムーズに改善をすることを目的としている。

 

⑤まとめ

EMC設計を効率化するエレキとメカを融合したEMC設計検証ツール『3D EMC Adviser』を説明した。

この仕組みは、3D空間で表現することの直感的な解りやすさ、基板CADのアドオンシステムだからできる設計の流れ・思考を中断させない利便性、実機試作を待たずに検証できることから評価・対策を大幅に前倒しできることなど、様々な設計シーンで利用可能だ。

ノイズ対策・EMC問題はいつの時代でも担当者に重くのしかかる。現製品で問題が治まったとしても、新技術の採用・発展を背景に、新たなノイズ対策が発生することが多い。つまり従来の対策手法に加えて新しい対策手法が追加されることになり、設計現場は手間ばかり増え検証時間がいくらあっても足らない。もし、試作品の確認や実機対策を少しでも省力化ができれば、効率化によって生じた時間を製品価値や競争力を高める開発に注力できる。このようなEMC課題の改善と製品開発の加速に、本ツールが寄与できれば幸いである。

 

＜参考文献＞

1）「三次元空間でのEMC設計を支援するEDA技術」、月刊EMC、No421 p48-54 2023年5月、（株）図研 野村、松澤

• 1
• 2